開關電源印制板EMC輔助設計的軟件方法

      減小電子設備的EMI,印制板(PCB)的設計是個關鍵?一種好的布線方案可以在不修改電路拓撲和增加任何元件的情況下降低干擾?

      但目前PCB的設計在大多數(shù)情況下只是一種依賴于經(jīng)驗的嘗試性設計過程,國外稱之為“trial8. error”設計方法,帶有很大的盲目性PCB上主要的干擾耦合方式是傳導干擾和近場干擾(包括電場干擾和磁場干擾)?它們常常可以用雜散電阻?電容?電感來表示?PCB的設計目標之一就是設法降低這些雜散參數(shù),減小印制電路之間不必要的干擾耦合?

      許多文獻都列舉了一些減少印制電路間雜散參數(shù)的方法,但這些方法往往過于籠統(tǒng),實際應用中很大程度上還是依賴于經(jīng)驗?目前也有使用數(shù)值技術來提取PCB雜散參數(shù)?建立仿真模型的輔助設計軟件包?雖然仿真結果能與測量結果較好吻合,但這類方法本質(zhì)上是把tril8. error設計方法從硬件平臺移植到軟件平臺上,并不能指導如何布線以減小線路間的雜散參數(shù)?

     畢竟這些方法都是從集中電路的角度去分析干擾的,而EMI本質(zhì)上是個場的問題,故仍有相當?shù)木窒扌?

     電場耦合是由位移電流干擾引起的,變化的電場將產(chǎn)生位移電流,其中位移電流密度(x,y,z,t)和電位移密度(x,y,z,t)都是空間和時間的函數(shù)?根據(jù)經(jīng)驗,絕大多數(shù)電源適配器產(chǎn)生的干擾都集中在200MHIz以下,頻率在200MHz以上的干擾的幅值已經(jīng)很小了?而大多數(shù)PCB的幾何尺寸都遠小于200MHz電磁波的波長,可做準靜態(tài)場近似?在此條件下,場量可寫成相互獨立的空間量和時間量的乘積?其中g(x,y,z)是空間任意一點(x,y,z)電位g(x,y,z,t)的空間分量,g(r)是該點電位的時間分量?(x,y,z)是該點位移電流密度(x,y,z,t)的空間分量?

     在準靜態(tài)場條件下,這些空間量和時間量之間是相互獨立的?要減小印制電路間的電場干擾,可以通過降低時間分量和空間分量來實現(xiàn)?延長開關器件的導通/關斷時間,但這樣會增大開關損耗,降低效率?另一個方法是減小(x,y,之),可以通過選擇合適的布線方案,把敏感電路放在較小的地方來實現(xiàn)?

     對電源適配器來說,干擾源主要集中在與開關器件相連?電壓變化率dv/dt相對較大的幾根導線上?選擇合適的布線方案,首先要計算出干擾源的干擾強度分布圖?根據(jù)分布的情況,把敏感電路放在較小的地方,可以減小其受干擾的程度,這是用“場”的方法來布線的基本思想?

      印制導線間的干擾耦合水平不完全由相互位置決定,與導線的大小?形狀也有關系?為了能夠綜合評價敏感導線與干擾導線之間的耦合程度,提出了一種新的評價參數(shù)一耦合系數(shù)( Coupling Index),其基本思想是把敏感導線細分為n個網(wǎng)格,是第n個網(wǎng)格的位移電流密度的大小,△A(n)是第n個網(wǎng)格的面積?

      把所有網(wǎng)格的位移電流密度與△A(n)的乘積相加之和作為耦合系數(shù)評價敏感導線與干擾導線之間的耦合程度?與電容的計算相比,耦合系數(shù)的計算非常簡單,可以根據(jù)實時的耦合系數(shù)計算結果及時調(diào)整布線方案,改進設計?而不用等整塊PCB設計完成,再用軟件包提取雜散參數(shù)以建立仿真模型,輸入仿真軟件包,如仿真結果不行再回頭修改設計。

      表6-5列出了9種不同的布線設計,分別給出了相圖6-18耦合系數(shù)與電容的關系應的耦合系數(shù)和電容值計算結果?比較這些結果可以發(fā)現(xiàn),印制導線的大小?形狀和相對位置都會影響它們之間的耦合系數(shù)和電容值?為了更清楚地反映兩者的關系,把耦合系數(shù)和電容值繪入同一張圖中并進行線性回歸分析,如圖6-18所示?其相關系數(shù)為0.98,表明耦合系數(shù)能夠很好地反映導線間的耦合程度?依據(jù)耦合系數(shù)進行布線是可行的?